走进DDR时代 透析DDR2与DDR3的区别

仔仔

<br /><br />内存主要是以rdram与ddr两大技术为主，其中ddr技术到目前为止已经发展经过了ddr、ddr2、ddr3等时代。一般认为ddr3是ddr2的升级版，但是两者之间又存在着明显的区别。
ddr时代
ddr sdram（dual date rate sdram）简称ddr,也就是“双倍速率sdram”的意思。ddr可以说是sdram的升级版本， ddr在时钟信号上升沿与下降沿各传输一次数据，这使得ddr的数据传输速度为传统sdram的两倍。由于仅多采用了下降缘信号，因此并不会造成能耗增加。至于定址与控制信号则与传统sdram相同，仅在时钟上升缘传输。 ddr 内存是作为一种在性能与成本之间折中的解决方案，其目的是迅速建立起牢固的市场空间，继而一步步在频率上高歌猛进，最终弥补内存带宽上的不足。第一代 ddr200 规范并没有得到普及，第二代pc266 ddr sram（133mhz时钟*2倍数据传输=266mhz带宽）是由pc133 sdram内存所衍生出的，它将ddr 内存带向第一个高潮，目前还有不少赛扬和amd k7处理器都在采用ddr266规格的内存，其后来的ddr333内存也属于一种过度，而ddr400内存成为目前的主流平台选配，双通道ddr400内存已经成为800fsb处理器搭配的基本标准，随后的ddr533 规范则成为超频用户的选择对象。
ddr2时代
随着cpu 性能不断提高，我们对内存性能的要求也逐步升级。不可否认，紧紧依高频率提升带宽的ddr迟早会力不从心，因此jedec 组织很早就开始酝酿ddr2 标准，加上lga775接口的915/925以及最新的945等新平台开始对ddr2内存的支持，所以ddr2内存将开始演义内存领域的今天。 ddr2 能够在100mhz 的发信频率基础上提供每插脚最少400mb/s 的带宽，而且其接口将运行于1.8v 电压上，从而进一步降低发热量，以便提高频率。此外，ddr2 将融入cas、ocd、odt 等新性能指标和中断指令，提升内存带宽的利用率。从jedec组织者阐述的ddr2标准来看，针对pc等市场的ddr2内存将拥有400、533、 667mhz等不同的时钟频率。高端的ddr2内存将拥有800、1000mhz两种频率。ddr-ii内存将采用200-、220-、240-针脚的 fbga封装形式。最初的ddr2内存将采用0.13微米的生产工艺，内存颗粒的电压为1.8v,容量密度为512mb.
内存技术在2005年将会毫无悬念，sdram为代表的静态内存在五年内不会普及。qbm与rdram内存也难以挽回颓势，因此ddr与ddr2共存时代将是铁定的事实。 pc-100的“接班人”除了pc一133以外，vcm（virxual channel memory）也是很重要的一员。vcm即“虚拟通道存储器”,这也是目前大多数较新的芯片组支持的一种内存标准，vcm内存主要根据由nec公司开发的一种“缓存式dram”技术制造而成，它集成了“通道缓存”,由高速寄存器进行配置和控制。在实现高速数据传输的同时，vcm还维持着对传统sdram的高度兼容性，所以通常也把vcm内存称为vcm sdram.vcm与sdram的差别在于不论是否经过cpu处理的数据，都可先交于vcm进行处理，而普通的sdram就只能处理经cpu处理以后的数据，所以vcm要比sdram处理数据的速度快20%以上。目前可以支持vcm sdram的芯片组很多，包括：intel的815e、via的694x等。
ddr3时代
ddr3相比起ddr2有更低的工作电压，从ddr2的1.8v降落到1.5v,性能更好更为省电；ddr2的4bit预读升级为8bit预读。ddr3目前最高能够达到2000mhz的速度，尽管目前最为快速的ddr2内存速度已经提升到800mhz/1066mhz的速度，但是ddr3内存模组仍会从1066mhz起跳。
ddr3在ddr2基础上采用的新型设计：
1.8bit预取设计，而ddr2为4bit预取，这样dram内核的频率只有接口频率的1/8,ddr3-800的核心工作频率只有100mhz.
2.采用点对点的拓朴架构，以减轻地址/命令与控制总线的负担。
3.采用100nm以下的生产工艺，将工作电压从1.8v降至1.5v,增加异步重置（reset）与zq校准功能。
ddr3与ddr2几个主要的不同之处 :
1.突发长度（burst length,bl）
由于ddr3的预取为8bit,所以突发传输周期（burst length,bl）也固定为8,而对于ddr2和早期的ddr架构系统，bl=4也是常用的，ddr3为此增加了一个4bit burst chop（突发突变）模式，即由一个bl=4的读取操作加上一个bl=4的写入操作来合成一个bl=8的数据突发传输，届时可通过a12地址线来控制这一突发模式。而且需要指出的是，任何突发中断操作都将在ddr3内存中予以禁止，且不予支持，取而代之的是更灵活的突发传输控制（如4bit顺序突发）。
2.寻址时序（timing）
就像ddr2从ddr转变而来后延迟周期数增加一样，ddr3的cl周期也将比ddr2有所提高。ddr2的cl范围一般在2~5之间，而ddr3 则在5~11之间，且附加延迟（al）的设计也有所变化。ddr2时al的范围是0~4,而ddr3时al有三种选项，分别是0、cl-1和cl-2.另外，ddr3还新增加了一个时序参数--写入延迟（cwd），这一参数将根据具体的工作频率而定。
3.ddr3新增的重置（reset）功能
重置是ddr3新增的一项重要功能，并为此专门准备了一个引脚。dram业界很早以前就要求增加这一功能，如今终于在ddr3上实现了。这一引脚将使ddr3的初始化处理变得简单。当reset命令有效时，ddr3内存将停止所有操作，并切换至最少量活动状态，以节约电力。在reset期间，ddr3内存将关闭内在的大部分功能，所有数据接收与发送器都将关闭，所有内部的程序装置将复位，dll（延迟锁相环路）与时钟电路将停止工作，而且不理睬数据总线上的任何动静。这样一来，将使ddr3达到最节省电力的目的。
4.ddr3新增zq校准功能
zq也是一个新增的脚，在这个引脚上接有一个240欧姆的低公差参考电阻。这个引脚通过一个命令集，通过片上校准引擎（on-die calibration engine,odce）来自动校验数据输出驱动器导通电阻与odt的终结电阻值。当系统发出这一指令后，将用相应的时钟周期（在加电与初始化之后用 512个时钟周期，在退出自刷新操作后用256个时钟周期、在其他情况下用64个时钟周期）对导通电阻和odt电阻进行重新校准。
5.参考电压分成两个
在ddr3系统中，对于内存系统工作非常重要的参考电压信号vref将分为两个信号，即为命令与地址信号服务的vrefca和为数据总线服务的vrefdq,这将有效地提高系统数据总线的信噪等级。
6.点对点连接（point-to-point,p2p）
这是为了提高系统性能而进行的重要改动，也是ddr3与ddr2的一个关键区别。在ddr3系统中，一个内存控制器只与一个内存通道打交道，而且这个内存通道只能有一个插槽，因此，内存控制器与ddr3内存模组之间是点对点（p2p）的关系（单物理bank的模组），或者是点对双点（point- to-two-point,p22p）的关系（双物理bank的模组），从而大大地减轻了地址/命令/控制与数据总线的负载。而在内存模组方面，与 ddr2的类别相类似，也有标准dimm（台式pc）、so-dimm/micro-dimm（笔记本电脑）、fb-dimm2（服务器）之分，其中第二代fb-dimm将采用规格更高的amb2（高级内存缓冲器）。面向64位构架的ddr3显然在频率和速度上拥有更多的优势，此外，由于ddr3所采用的根据温度自动自刷新、局部自刷新等其它一些功能，在功耗方面 ddr3也要出色得多，因此，它可能首先受到移动设备的欢迎，就像最先迎接ddr2内存的不是台式机而是服务器一样。在cpu外频提升最迅速的pc台式机领域，ddr3未来也是一片光明。目前intel预计在明年第二季所推出的新芯片-熊湖（bear lake），其将支持ddr3规格，而amd也预计同时在k9平台上支持ddr2及ddr3两种规格。

138367 ︵ ︵ ︵

花恋

<br /><br />{:174:}

138737 — — —

仔仔

<br /><br />[/quote]
你除了哦就是敲木鱼诶 - -

138157 ≡ ≡ ≡

花恋

<br /><br />呀 出现了啊

138367 σ σ σ

小丸子

<br /><br />仔仔

138320 / / /